S7-06 P3 MVP：多相 VR 控制行为原型与晶体管子系统

完成任务并通过验收后，再勾这一格进度只保存在当前浏览器，不会上传。

S7 · M71 · U7.4 · 预计 32 h

本课只解决一个问题： 完成4—8相 VR 控制器的行为/FPGA 原型、模拟快环关键子电路和 PoL 闭环 A/B。

为什么现在学： 先用可修改原型冻结算法、接口和验证，再把最关键模拟模块推进晶体管级。

开工前

• 先修： S6-05 多相 VR、电流均衡、负载线与相数管理、S6-06 PMBus/SMBus、寄存器、配置与可测性、S7-04 P2 MVP：48/54 V 至核心电压 PoL 与 PDN 协同
• 必学： 完成 P3-MVP 行为/FPGA+至少两个晶体管关键模块
• 可以加餐： 在无工艺/资源时宣称可流片
• 现在先别碰： 用理想电流/电压真值替代可测信号

抓住原理

核心概念

• 模拟快环
• 数字管理
• 多相调度
• 负载线
• 遥测
• PMBus
• 保护
• 外部 DrMOS
• 行为—晶体管协同

公式与模型

• 控制/遥测/保护延迟预算
• 相位均流
• 负载线
• ADC/PWM 量化
• 晶体管模块误差回注系统模型

物理直觉： MVP 的价值是尽早暴露控制算法、接口与功率级冲突，而不是先画完整芯片。

资料怎么读

• 中文主线： CN-AIC 与 CN-PEA 相关章回查
• 英文/官方资料： EN-PMIC；PMBus/SMBus 官方规格；P3 本地项目定义

任务清单

• [ ] 独立推导/手算： 手算多相环路、负载线、采样、延迟和保护预算
• [ ] 仿真/编程： 联合仿真控制器、DrMOS/ 功率级、PDN；运行寄存器回归
• [ ] 实验/观察： 与固定控制/商用控制基线在同板或同模型 A/B
• [ ] 反向练习： 注入一相故障、遥测偏差、总线卡死和负载突变

提交与过关

• 提交： P3-MVP RTL/ 模型、晶体管模块、PoL A/B、PMBus 测试、原始数据
• 过关线： 模拟快环不依赖管理总线；关键模块误差回注后仍过线；A/B 只改一个因素
• 容易翻车： FPGA 时序冒充芯片延迟；只做理想功率级；PMBus 仅演示读写无故障

AI 使用边界

• 可以让 AI 帮忙： AI 可以帮你检索术语、搭“联合仿真控制器、DrMOS/ 功率级、PDN；运行寄存器回归”的脚本骨架，也可以生成反例。保留提示词、模型版本和来源；最后用手算、官方文档或测试逐条验收。
• 必须你自己来： 先关掉 AI，独立完成“手算多相环路、负载线、采样、延迟和保护预算”。然后闭卷讲清思路，并达到这条过关线：模拟快环不依赖管理总线；关键模块误差回注后仍过线；A/B 只改一个因素

学完之后

• 下一站： 支撑 S7-07 L2—L4 完整芯片。
• 项目关系： 直接支撑 P3；间接支撑 P1、P2、P4。P3 直接 MVP；P2 提供 PoL/PDN，P4 复用混合信号架构。
• 详细项目名： 见项目—课程矩阵。

时间账

阅读 7 h · 手算 7 h · 仿真/编程 8 h · 观察/实验 6 h · 复盘 4 h。合计 32 h。