S6-10 PDN 目标阻抗、动态负载与板芯协同 G6

完成任务并通过验收后，再勾这一格进度只保存在当前浏览器，不会上传。

S6 · M62 · U6.5 · 实践 PR34 · 预计 18 h

本课只解决一个问题： 把 VR 控制器、功率级、封装/PCB/ 去耦和动态负载放在统一阻抗与时域证据中。

为什么现在学： P2 与 P3 必须在本课真正连接，否则板级 PoL 和控制器芯片仍是两条孤立路线。

开工前

• 先修： S5-09 布局寄生、EMI 机理与高频测量、S6-05 多相 VR、电流均衡、负载线与相数管理、S6-09 硅后 Bring-up、ATE/ 台架与 A/B 验证
• 必学： 完成 PR34 和 G6 板芯协同数字样机
• 可以加餐： 目标 CPU 专有封装提取
• 现在先别碰： 用通用电容表虚构服务器平台 PDN

抓住原理

核心概念

• 目标阻抗
• VRM/ 封装/去耦分区
• 反谐振
• 阻抗稳定性
• 负载阶跃
• droop
• 远端感测
• 板芯接口

公式与模型

• 在给定负载阶跃频谱和允许电压偏差时，目标阻抗近似 Z_target=ΔV_allow/ΔI
• 总 PDN 阻抗包含网络连接、ESR 和 ESL
• 时域 droop 分解为控制与储能贡献

物理直觉： 去耦不是越多越好；不同时间尺度由片上、封装、板级电容和控制器分工。

资料怎么读

• 中文主线： CN-CIR 网络/频域回查；CN-PEA 多相控制
• 英文/官方资料： EN-FPE 阻抗与控制；公开处理器/电容/封装官方资料；专有平台规范不臆测

任务清单

• [ ] 独立推导/手算： 手算目标阻抗、时标分工、去耦和负载线预算
• [ ] 仿真/编程： 搭建 VR+PDN+动态负载联合模型并扫 ESR/ESL/ 控制角
• [ ] 实验/观察： 观察反谐振、阶跃 droop、远端感测和相数切换
• [ ] 反向练习： 移除/替换一组去耦或改变封装 L，验证根因定位

提交与过关

• 提交： PR34 阻抗/时域模型、接口规格、P2↔P3 追踪矩阵、G6 答辩
• 过关线： 频域峰值与时域超限互证；参数来源可追溯；模型不冒充目标平台实测
• 容易翻车： 只画目标阻抗直线；平均模型遗漏反谐振；用测点电压冒充芯片端电压

AI 使用边界

• 可以让 AI 帮忙： AI 可以帮你检索术语、搭“搭建 VR+PDN+动态负载联合模型并扫 ESR/ESL/ 控制角”的脚本骨架，也可以生成反例。保留提示词、模型版本和来源；最后用手算、官方文档或测试逐条验收。
• 必须你自己来： 先关掉 AI，独立完成“手算目标阻抗、时标分工、去耦和负载线预算”。然后闭卷讲清思路，并达到这条过关线：频域峰值与时域超限互证；参数来源可追溯；模型不冒充目标平台实测

学完之后

• 下一站： 通过后进入 S7 四项目 MVP 和完整版执行。
• 项目关系： 直接支撑 P2、P3；间接支撑 P1、P4。P2 与 P3 在本课形成强耦合；P1/P4 复用阻抗和板芯接口方法。
• 详细项目名： 见项目—课程矩阵。

时间账

阅读 4 h · 手算 4 h · 仿真/编程 4 h · 观察/实验 3 h · 复盘 3 h。合计 18 h。