S5-03 高低侧驱动、Bootstrap、电平转换与 CMTI

完成任务并通过验收后，再勾这一格进度只保存在当前浏览器，不会上传。

S5 · M50 · U5.2 · 实践 PR23 · 预计 15 h

本课只解决一个问题： 完成半桥驱动电源、传播链、负压/过压钳位和共模瞬态抗扰预算。

为什么现在学： P4 的价值集中在功率节点与低压控制之间的接口，必须把电压域和故障路径画清。

开工前

• 先修： S4-09 比较器、电流检测与基准接口集成、S5-02 GaN、SiC 与双脉冲安全测量
• 必学： 完成 PR23 半桥驱动行为/晶体管混合验证
• 可以加餐： 隔离工艺器件设计
• 现在先别碰： 以功能源代替最终 bootstrap 而不写边界

抓住原理

核心概念

• bootstrap
• 隔离/非隔离电平移位
• CMTI
• 传播延迟匹配
• 米勒钳位
• DESAT/VDS 检测
• UVLO

公式与模型

• ΔV_boot≈Q_total/C_boot+I_peak·ESR，其中 Q_total 应包含静态电流和漏电在保持时间内消耗的电荷
• i_inj=C_par·dv/dt
• 时序按最坏值预算

物理直觉： 高侧供电不是理想浮地电源；每次导通都在消费有限电荷和电压余量。

资料怎么读

• 中文主线： CN-AIC 电源/电平接口相关节；CN-PEA 第10章
• 英文/官方资料： EN-AIC 接口电路；驱动芯片原厂数据手册、CMTI 测试条件与评估板文档

任务清单

• [ ] 独立推导/手算： 手算 bootstrap 容量、静态占空限制和时序裕度
• [ ] 仿真/编程： 注入 dv/dt、寄生和传播延迟角做回归
• [ ] 实验/观察： 观察高侧欠压、负压尖峰和假导通
• [ ] 反向练习： 制造长导通、漏电脉冲和 CMTI 误触发故障

提交与过关

• 提交： PR23 电压域图、预算、故障波形、SOP
• 过关线： 所有电压域额定/参考地明确；UVLO 和互锁在最坏延迟下有效；无直通
• 容易翻车： 只在50%占空测试；忽略高侧静态功耗；CMTI 仅写一个无条件数字

AI 使用边界

• 可以让 AI 帮忙： AI 可以帮你检索术语、搭“注入 dv/dt、寄生和传播延迟角做回归”的脚本骨架，也可以生成反例。保留提示词、模型版本和来源；最后用手算、官方文档或测试逐条验收。
• 必须你自己来： 先关掉 AI，独立完成“手算 bootstrap 容量、静态占空限制和时序裕度”。然后闭卷讲清思路，并达到这条过关线：所有电压域额定/参考地明确；UVLO 和互锁在最坏延迟下有效；无直通

学完之后

• 下一站： 支撑 S6-07 自适应 GaN 驱动与 P4 MVP。
• 项目关系： 直接支撑 P4；间接支撑 P1、P2、P3。P4 直接实现；P1/P2 复用半桥驱动，P3 复用接口/时序方法。
• 详细项目名： 见项目—课程矩阵。

时间账

阅读 3 h · 手算 3 h · 仿真/编程 4 h · 观察/实验 3 h · 复盘 2 h。合计 15 h。