项目—课程矩阵

查这张表时先看“直接项目”：该课输出会进入项目需求、设计或验收包。“间接项目”表示它提供共同基础、接口或验证方法，不等于无关。

直接覆盖统计

项目	准确名称	直接课时数	直接课时
P1	面向1 MW级AI机架的800VDC至48V/54V高变比隔离DC/DC设计与验证	48	S0-01、S0-02、S0-03、S0-05、S0-06、S1-01、S1-03、S1-04、S1-05、S1-06、S1-07、S1-08、S1-09、S1-10、S2-01、S2-02、S2-03、S2-04、S2-08、S2-09、S2-10、S3-01、S3-03、S3-04、S3-05、S3-06、S3-07、S3-08、S3-10、S4-01、S4-02、S4-03、S4-04、S4-10、S5-01、S5-02、S5-04、S5-05、S5-06、S5-07、S5-08、S5-09、S5-10、S6-04、S7-01、S7-02、S7-03、S7-10
P2	面向AI加速器的48V/54V直达核心电压高变比PoL与PDN协同设计	52	S0-01、S0-02、S0-03、S0-04、S0-05、S0-06、S1-01、S1-02、S1-03、S1-04、S1-05、S1-06、S1-07、S1-08、S1-09、S1-10、S2-01、S2-02、S2-03、S2-04、S2-07、S2-08、S2-09、S2-10、S3-01、S3-02、S3-03、S3-05、S3-06、S3-07、S3-08、S3-09、S3-10、S4-01、S4-02、S4-03、S4-04、S4-10、S5-01、S5-02、S5-07、S5-08、S5-09、S5-10、S6-04、S6-05、S6-10、S7-01、S7-04、S7-05、S7-07、S7-10
P3	面向AI服务器供电的混合信号多相VR控制器芯片与PoL板芯协同验证	58	S0-01、S0-02、S0-03、S0-04、S0-05、S0-06、S1-01、S1-02、S1-03、S1-04、S1-05、S1-06、S1-07、S1-08、S1-10、S2-01、S2-03、S2-05、S2-06、S2-07、S2-08、S2-09、S2-10、S3-01、S3-02、S3-03、S3-07、S3-08、S3-09、S3-10、S4-01、S4-02、S4-03、S4-04、S4-05、S4-06、S4-07、S4-08、S4-09、S4-10、S5-08、S5-09、S5-10、S6-01、S6-02、S6-03、S6-04、S6-05、S6-06、S6-08、S6-09、S6-10、S7-01、S7-04、S7-05、S7-06、S7-07、S7-10
P4	面向48/54 V AI服务器中间母线的自适应GaN半桥驱动与软开关控制芯片	57	S0-01、S0-02、S0-03、S0-04、S0-05、S0-06、S1-01、S1-02、S1-04、S1-05、S1-06、S1-07、S1-08、S1-09、S1-10、S2-01、S2-02、S2-03、S2-04、S2-05、S2-06、S2-07、S2-08、S2-09、S2-10、S3-01、S3-04、S3-05、S3-06、S3-07、S3-08、S3-10、S4-01、S4-02、S4-05、S4-06、S4-07、S4-09、S4-10、S5-01、S5-02、S5-03、S5-04、S5-08、S5-09、S5-10、S6-01、S6-02、S6-03、S6-04、S6-07、S6-08、S6-09、S7-01、S7-08、S7-09、S7-10

逐课映射

课时	阶段	标题	直接项目	间接项目	映射说明
S0-01	S0	项目终点、证据等级与个人基线	P1、P2、P3、P4		定义四项目共同的证据语言和不可虚构边界。
S0-02	S0	数学、单位与数量级诊断	P1、P2、P3、P4		四项目共同需要单位、频率、功率和误差传播；本课是基础诊断。
S0-03	S0	电流路径、器件状态与波形预测诊断	P1、P2、P3、P4		四项目都以电流路径、状态和波形预测为独立能力。
S0-04	S0	器件、模拟、信号与控制诊断	P2、P3、P4	P1	P2/P3/P4 直接依赖反馈与器件；P1 通过软开关和闭环间接依赖。
S0-05	S0	变换器、仿真与科研工作流诊断	P1、P2、P3、P4		四项目都要求模型—仿真—实验可复现；P1/P2 还直接要求功率平衡。
S0-06	S0	实验安全、来源与 AI 责任门	P1、P2、P3、P4		P1 需要 H4 边界，P2/P4 涉及 H2，P3 涉及 ESD/ 芯片测试；均受本课安全门约束。
S1-01	S1	参考方向、KCL/KVL 与功率符号	P1、P2、P3、P4		四项目共同的电路与功率记账语言。
S1-02	S1	等效变换、戴维宁/诺顿与端口观点	P2、P3、P4	P1	P2 的 PDN、P3 采样、P4 驱动端口直接使用；P1 用于磁件/母线局部等效。
S1-03	S1	节点/网孔法、受控源与小网络自动化	P1、P2、P3	P4	P1/P2 网络模型和 P3 混合信号顶层直接用；P4 多为局部高速网络。
S1-04	S1	非线性器件、负载线与分段模型	P1、P2、P3、P4		P1/P2/P4 器件状态、P3 偏置与保护阈值均依赖分段判断。
S1-05	S1	电容、电感与状态连续性	P1、P2、P3、P4		P1/P2 功率级储能，P3 去耦/环路，P4 栅电荷/寄生均用状态连续性。
S1-06	S1	二阶系统、阻尼、谐振与参数辨识	P1、P2、P3、P4		四项目分别在谐振腔、PDN、环路与开关寄生中出现二阶模态。
S1-07	S1	正弦稳态、相量、复功率与 Bode 初步	P1、P2、P3、P4		P1 谐振/磁性、P2 PDN、P3 环路、P4 寄生与驱动均直接需要频域。
S1-08	S1	功率、能量流、效率与损耗账	P1、P2、P3、P4		四项目的共同一级验收能力：能量、效率和损耗可闭合。
S1-09	S1	磁路、耦合电感与变压器极性	P1、P2、P4	P3	P1 直接依赖高频变压器；P2/P4 可能用耦合/TLVR/ 驱动磁件；P3 间接使用。
S1-10	S1	热、容差、不确定性与 S1 阶段门	P1、P2、P3、P4		四项目都需温升、容差和结论边界；P1/P2 尤其直接。
S2-01	S2	能带、掺杂、载流子与模型边界	P1、P2、P3、P4		四项目器件选择、温漂和模型审查的共同根基。
S2-02	S2	PN 结、肖特基、击穿与反向恢复	P1、P2、P4	P3	P1/P2/P4 功率换流直接使用；P3 通过 ESD/ 结隔离间接使用。
S2-03	S2	MOS 结构、工作区与大/小信号模型	P1、P2、P3、P4		P3 直接用于晶体管级控制器；P4 驱动；P1/P2 开关和栅电荷均依赖。
S2-04	S2	Si MOSFET、SiC MOSFET 与 GaN HEMT 的电路差异	P1、P2、P4	P3	P1 高压 SiC/ 低压 GaN，P2 低压大电流器件，P4 GaN 驱动直接使用；P3 主要通过外置功率级接口。
S2-05	S2	偏置、电流镜与小信号增益	P3、P4	P1、P2	P3/P4 芯片模块直接使用；P1/P2 通过控制/检测 IC 间接使用。
S2-06	S2	差分放大、共模、CMRR 与失配	P3、P4	P1、P2	P3 电流/电压采样与 P4 高共模检测直接依赖；P1/P2 由系统检测链间接使用。
S2-07	S2	运放闭环、频率响应、噪声与动态	P2、P3、P4	P1	P3 误差/采样放大直接依赖，P4 检测，P2 控制环接口；P1 间接。
S2-08	S2	比较器、迟滞、基准与电流检测	P1、P2、P3、P4		四项目都需检测/保护；P3/P4 还是芯片核心模块。
S2-09	S2	LTI、拉普拉斯、极零点与环路增益	P1、P2、P3、P4		四项目的动态、控制、PDN 和检测时序共同依赖系统语言。
S2-10	S2	反馈稳定性、裕度、补偿直觉与 G2	P1、P2、P3、P4		P1/P2 功率环，P3 控制器，P4 自适应时序均需稳定性与鲁棒性。
S3-01	S3	开关单元、状态表与伏秒/电荷平衡	P1、P2、P3、P4		P1/P2 拓扑、P3 控制对象、P4 半桥状态均直接使用。
S3-02	S3	Buck：CCM/DCM、纹波、应力与设计	P2、P3	P1、P4	P2/P3 直接以 Buck/ 多相 Buck 为基准；P1/P4 通过半桥单元间接。
S3-03	S3	Boost 与 Buck-Boost：非最小相位和边界	P1、P2、P3	P4	P1 候选 DAB/ 前端与 P2/P3 调节结构需要拓扑控制边界；P4 间接。
S3-04	S3	桥式逆变、整流、PWM 与交流端口	P1、P4	P2、P3	P1 隔离桥和 P4 GaN 半桥直接使用；P2/P3 通过多相同步 Buck 间接。
S3-05	S3	数据手册、导通/开关损耗与器件选择	P1、P2、P4	P3	三类功率硬件项目直接使用；P3 通过外置 DrMOS 接口和保护预算间接。
S3-06	S3	栅极驱动回路、寄生与误导通基础	P1、P2、P4	P3	P4 核心，P1/P2 器件驱动直接；P3 通过 DrMOS 接口时序间接。
S3-07	S3	电压/电流检测、隔离与保护接口	P1、P2、P3、P4		四项目都需检测与保护，场景各异但可复用误差预算方法。
S3-08	S3	SPICE 模型层次、收敛与自动化验证	P1、P2、P3、P4		四项目都要求模型—仿真证据可追溯和可回归。
S3-09	S3	限能 Buck：预测、搭建与测量	P2、P3	P1、P4	P2/P3 直接复用 Buck/PoL 基线；P1/P4 复用测量与安全方法。
S3-10	S3	模型—仿真—实测偏差与 G3	P1、P2、P3、P4		四项目最终都以模型—仿真—实验一致性证明能力。
S4-01	S4	平均模型与状态空间平均	P1、P2、P3、P4		四项目都需要从开关网络得到可审查的低频控制模型。
S4-02	S4	小信号线性化、极点零点与 RHP 零点	P1、P2、P3、P4		P1/P2 直接用变换器模型；P3/P4 用其定义控制器与软开关接口。
S4-03	S4	环路增益、注入测量与模型有效性	P1、P2、P3	P4	前三项目直接需要闭环稳定性；P4 通过死区/ZVS 内环间接依赖。
S4-04	S4	电压模式、电流模式与补偿器综合	P1、P2、P3	P4	P1/P2/P3 直接复用控制模式与补偿；P4 复用内外环带宽分离。
S4-05	S4	数字控制的采样、延迟、量化与验证	P3、P4	P1、P2	P3/P4 直接含数字时序；P1/P2 可用数字原型验证控制。
S4-06	S4	模拟 IC 设计流、规格树与测试平台	P3、P4	P1、P2	P3/P4 是直接芯片项目；P1/P2 以控制/驱动模块需求间接输入。
S4-07	S4	gm/Id、工作区、摆幅与晶体管尺寸	P3、P4	P1、P2	直接支撑两颗功率 IC 的模拟模块；P1/P2 通过接口规格受益。
S4-08	S4	两级运放与误差放大器补偿	P3	P1、P2、P4	P3 直接复用误差放大器；P1/P2/P4 复用模拟环路设计方法。
S4-09	S4	比较器、电流检测与基准接口集成	P3、P4	P1、P2	P3 直接用于电流/保护，P4 用于 SW/VDS 检测；P1/P2 通过系统保护间接复用。
S4-10	S4	PVT、Monte Carlo、噪声回归与 G4	P1、P2、P3、P4		四项目都需角落、误差和回归；P3/P4 直接使用晶体管统计模型。
S5-01	S5	开关瞬态、栅极电荷、Coss 与死区	P1、P2、P4	P3	P1/P2 功率级和 P4 驱动直接依赖；P3 以 DrMOS 接口间接依赖。
S5-02	S5	GaN、SiC 与双脉冲安全测量	P1、P2、P4	P3	直接形成宽禁带选择与驱动证据；P3 通过外部 DrMOS 接口了解限制。
S5-03	S5	高低侧驱动、Bootstrap、电平转换与 CMTI	P4	P1、P2、P3	P4 直接实现；P1/P2 复用半桥驱动，P3 复用接口/时序方法。
S5-04	S5	软开关、ZVS/ZCS、Class-E 与 Class-EF2 边界	P1、P4	P2、P3	P1/P4 直接用软开关与死区；P2/P3 通过高频 PoL 和驱动间接受益。
S5-05	S5	隔离变换器、变压器与反射阻抗	P1	P2、P3、P4	P1 直接依赖；P2/P3/P4 复用磁件、驱动和隔离接口知识。
S5-06	S5	LLC、CLLC、DAB 候选拓扑比较	P1	P2、P3、P4	P1 直接选型；其他项目复用公平比较与软开关验证方法。
S5-07	S5	高频磁件：磁芯、绕组、损耗与热	P1、P2	P3、P4	P1/P2 直接使用磁件；P3/P4 通过系统电感和寄生接口受益。
S5-08	S5	损耗、热、SOA、降额与保护协同	P1、P2、P3、P4		四项目都必须把电、热、保护与证据边界连接。
S5-09	S5	布局寄生、EMI 机理与高频测量	P1、P2、P3、P4		P1/P2/P4 直接高 dv/dt；P3 也受 DrMOS、封装和测量接口寄生影响。
S5-10	S5	FMEA、高能平台计划与 G5	P1、P2、P3、P4		P1 直接定义 H4 路线；P2/P3/P4 复用 FMEA、保护和证据升级机制。
S6-01	S6	LDO、基准、偏置与启动	P3、P4	P1、P2	P3/P4 直接集成；P1/P2 通过驱动/控制辅助电源间接复用。
S6-02	S6	振荡器、斜坡、PWM 与误差放大链	P3、P4	P1、P2	P3 直接使用 PWM 内核，P4 复用定时/脉冲接口；P1/P2 由控制器间接使用。
S6-03	S6	电流检测、遥测与 ADC 接口	P3、P4	P1、P2	P3 直接遥测/负载线，P4 直接 SW/VDS 判断；P1/P2 系统测量间接复用。
S6-04	S6	保护、故障状态机与安全关断	P1、P2、P3、P4		四项目都需系统级保护；P3/P4 直接实现芯片状态机。
S6-05	S6	多相 VR、电流均衡、负载线与相数管理	P2、P3	P1、P4	P2 功率级与 P3 芯片在本课形成直接板芯接口。
S6-06	S6	PMBus/SMBus、寄存器、配置与可测性	P3	P1、P2、P4	P3 直接要求 PMBus；其他项目可复用遥测、配置与日志架构。
S6-07	S6	自适应 GaN 死区、ZVS 检测与驱动 IP	P4	P1、P2、P3	P4 核心课；P1/P2 可复用自适应时序，P3 复用混合信号验证方法。
S6-08	S6	版图、DRC/LVS/PEX、封装寄生与签核边界	P3、P4	P1、P2	两颗芯片直接依赖；P1/P2 通过封装/寄生接口间接受益。
S6-09	S6	硅后 Bring-up、ATE/ 台架与 A/B 验证	P3、P4	P1、P2	两颗芯片直接硅后；P1/P2 复用板级 bring-up 和 A/B 方法。
S6-10	S6	PDN 目标阻抗、动态负载与板芯协同 G6	P2、P3	P1、P4	P2 与 P3 在本课形成强耦合；P1/P4 复用阻抗和板芯接口方法。
S7-01	S7	四项目需求冻结、资源门与共同基线	P1、P2、P3、P4		四项目共同的执行入口与范围治理。
S7-02	S7	P1 缩比 MVP：高变比隔离架构与软开关样机	P1	P2、P3、P4	P1 直接 MVP；P4 可作为驱动子系统，P2/P3 复用证据与缩比方法。
S7-03	S7	P1 完整版：800 VDC 至48/54 V 工程验证计划	P1	P2、P3、P4	P1 直接完整版；P4 可嵌入驱动/软开关接口但不强制。
S7-04	S7	P2 MVP：48/54 V 至核心电压 PoL 与 PDN 协同	P2、P3	P1、P4	P2 直接 MVP；其多相/PDN 需求直接输入 P3。
S7-05	S7	P2 完整版：高电流 PoL、封装与系统验证	P2、P3	P1、P4	P2 直接完整版；P3 获得控制、遥测、负载线与封装边界。
S7-06	S7	P3 MVP：多相 VR 控制行为原型与晶体管子系统	P3	P1、P2、P4	P3 直接 MVP；P2 提供 PoL/PDN，P4 复用混合信号架构。
S7-07	S7	P3 完整版：L2—L4 芯片与 PoL 板芯闭环	P3、P2	P1、P4	P3 直接完整版，与 P2 组成同一 PoL/PDN 板芯系统。
S7-08	S7	P4 MVP：自适应 GaN 驱动 IP 与低风险板级 A/B	P4	P1、P2、P3	P4 直接 MVP；P1/P2 可作为功率级接口，P3 复用保护/管理方法。
S7-09	S7	P4 完整版：驱动芯片 L2—L4 与48/54 V 板芯验证	P4	P1、P2、P3	P4 直接完整版；P1/P2 可选复用，是否串联由资源与技术合理性决定。
S7-10	S7	统一作品集、科研论证、复现审计与 G7	P1、P2、P3、P4		四项目最终统一在证据、接口和能力叙事上；技术串联保持可选而非强制。

四项目准确名称以本表和 data/program.json 为课程基线。项目改名或改范围时，先改源数据，再重新生成；不要在某一页悄悄起别名。